Materialinnovationen für Wafer-Level-Packaging Technologien

Beim Wafer-Level-Packaging (WLP) erfolgen die Aufbauschritte von Halbleiterchips zu einsatzfähigen Bauelementen, wie Verkapselung und Kontaktierung gleichzeitig und direkt auf Waferebene. Im Gegensatz zur konventionellen Fertigung, werden die Halbleiterscheiben bereits vor dem Vereinzeln zu separaten Chips deutlich weiter prozessiert. Die neue Technologie verringert dadurch deutlich die Bauteilgröße, beschleunigt und bündelt die Herstellung in einer Fabrik und reduziert den Material- und Energieeinsatz. Im Projekt von Prof. Roy Knechtel und Dr. Martin Seyring werden an der Hochschule Schmalkalden verschiedene potenzielle Verfahren und Materialsysteme kombiniert. Ziel ist, den Prozess in die industrielle Fertigung zu bringen.

Für das WLP werden leistungsfähige Waferbondsysteme und lötfähige Metallisierungen entwickelt – beides auf Basis ressourcensparender Dünnschichtsysteme. Innovative 3D-Drucktechnologien werden zur strukturierten Abscheidung auf der Waferebene eingesetzt. Die Lösungsansätze sollen den Material- und Energieeinsatz minimieren. Dabei wird umweltverträgliche, recyclebare Prozesschemie verwendet. Zudem entwickelt das Projektteam ein Konzept zum Technologietransfer in die Industrie.